Tech Meridian ← К СУЩНОСТЯМ
PROМОЙ MERIDIAN EN

КОМПАНИЯ · ENTITY #15868

FP4

Хронология связанных событий, источники и контекст из новостной базы.

ХРОНОЛОГИЯ СОБЫТИЙ

2

RESEARCH · 1 ИСТОЧН. · arXiv cs.AI

Echo: коррекционный 4‑битный all‑reduce для тензорного параллелизма при обучении и выводе LLM

В статье на arXiv предложен Echo — 4‑битный протокол all‑reduce для тензорного параллелизма при обучении и выводе LLM, который передаёт данные в 4 бита, суммирует в высокой точности и передаёт погрешности округления в последующие вызовы, чтобы они компенсировались, а не накапливались. Авторы доказывают, что накопленная ошибка не зависит от глубины, и приводят результаты: Echo в 2.09× быстрее 16‑битного NCCL all‑reduce при сообщениях 1 ГБ на A100, ускоряет время до первого токена и шаг обучения до ~1.16×/1.09× на тихой сети (и сильнее при фоне), сохраняет точность в пределах 0.4 пункта для Qwen3‑8B и даёт <0.9% больший итоговый loss после 10B токенов, без требований к FP8/FP4‑оборудованию.

7.0

CODING · 1 ИСТОЧН. · NVIDIA Developer

Megatron Core PR №7262 добавляет workflow для побитовой детерминированной предобучения

PR №7262 в Megatron-LM добавляет в NVIDIA Megatron Core workflow и инструменты для достижения и проверки побитовой детерминированности при крупномасштабном предобучении, включая упорядоченное по рангу отпечатание тензоров для офлайн-локализации расхождений. Исправления на уровне ядер (например, приватные слоты вывода для grouped-GEMM и фиксированный порядок редукции), валидация рецептов/ядер/модулей при разных схемах параллелизма (включая FP8/FP4) и оптимизации на Nemotron сократили накладные расходы до ~2% на 2 432 GPU при сохранении побитовой идентичности в течение 800 шагов.

7.0